Bibliotecas escritas em VHDL

pyxhdl

Python Frontend para VHDL e Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Curso Github Repo para Embedded FPGA por Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX para TRS-80 Modelo 100, 102, 200.
  • 7

fiate

Equipamento de teste automático de injeção de falha.
  • 6
  • Apache License 2.0

upduino-projects

Vários projetos VHDL nos quais trabalhei para o Upduino v2.0 e v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Hardware de canal de vídeo BYU Pynq PR.
  • 6

cyc1000-rsu

O projeto CYC1000 FPGA Remote System Upgrade.
  • 6
  • MIT

WARP_Core

Núcleo do processador Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

barramento de interconexão escrito em VHDL para acessar dados em módulos FPGA.
  • 5
  • MIT

video_processing

Processamento de vídeo em tempo real em FPGA.
  • 4

hVHDL_gigabit_ethernet

Biblioteca VHDL para ethernet gigabit mínima sintetizável com interface RGMII, ethernet mínima, analisadores de cabeçalho ip e udp.
  • 4
  • MIT

minitel2.0

Construir uma unidade de computação moderna a partir de um antigo minitel para aplicações domóticas.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integração da Unidade de Processamento de Aprendizagem Profunda (DPU IP) com a Unidade de Processamento de Aplicativos (APU) usando (Zynq-7000 PS) no Xilinx Vivado Design Suite.
  • 2

es4

Code for Tufts ES4 Introdução à Eletrônica Digital.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Jogos baseados em Midway MCR3.
  • 2

Smallpond

Nova arquitetura RISC criada em CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Tabela de consulta de seno simples e parametrizada.
  • 0

VHDL_real_time_simulation

Projeto simples para um post de blog com modelos sintetizáveis ​​de conversores buck.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Este foi o projeto final do CS-401 Computer Architecture. O microprocessador foi construído usando VHDL no Xilinx Vivado. Meu grupo decidiu construir algo semelhante a uma GPU que pudesse fazer muitos cálculos simples simultaneamente.
  • 0

EdgeDetectionAccelerator

Acelerador de detecção de borda de imagem baseado em FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0