Bibliotecas escritas em VHDL
spi-to-axi-bridge
Uma ponte SPI para AXI4-lite para fácil interface de bancos de registradores airhdl com qualquer microcontrolador.
- 21
- Apache License 2.0
neorv32-riscof
✔️Porta do RISCOF para verificar a compatibilidade RISC-V ISA do processador NEORV32.
- 19
- BSD 3-clause "New" or "Revised"
wb_spi_bridge
🌉 Uma ponte Wishbone-para-SPI transparente que suporta Execute-In-Place (XIP)..
- 19
- BSD 3-clause "New" or "Revised"
karabas-128
Karabas-128. Clone do ZX Spectrum 128k, baseado no CPLD Altera EPM7128STC100.
- 18
- Do What The F*ck You Want To Public
pocket-cnn
Estrutura de CNN para FPGA para CNN pequena, escrita em VHDL e Python.
- 16
- Mozilla Public License 2.0
Brutzelkarte_FPGA
O código de descrição Brutzelkarte FPGA em VHDL.
- 13
- GNU General Public License v3.0 only
hVHDL_example_project
Um projeto de exemplo que usa muitas das ideias e recursos das bibliotecas hVHDL, como módulos matemáticos de ponto fixo e flutuante, e criou scripts para os FPGAs mais comuns.
- 12
riscv-debug-dtm
🐛 Módulo de transporte de depuração JTAG (DTM) - compatível com a especificação de depuração RISC-V.
- 12
- BSD 3-clause "New" or "Revised"
hVHDL_fixed_point
Biblioteca VHDL de funções matemáticas sintetizáveis de alto nível de abstração para funcionalidades de multiplicação, divisão e sin/cos e transformações de abc para dq.
- 10
- MIT
neorv32-examples
Alguns exemplos de neorv32 para placas Intel FPGA usando Quartus II e SEGGER Embedded Studio para RISC-V..
- 9
Image-Generator-for-FPGA-Evaluation-Board
Projeto de um gerador de imagens para representar uma cena de rua. Pode ser usado como um projeto autônomo para gerador de imagem ou como um gerador de padrão de teste para um circuito de detecção de faixa.
- 7
- GNU General Public License v3.0
