Bibliotecas escritas em VHDL

spi-fpga

SPI master e SPI slave para FPGA escrito em VHDL.
  • 132
  • MIT

ethernet_mac

Tri-mode (10/100/1000) full-duplex FPGA ethernet MAC em VHDL.
  • 126
  • GNU General Public License v3.0

w11

Núcleo da CPU PDP-11/70 e SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Uma CPU RISCV rudimentar suportando instruções RV32I, em VHDL.
  • 98
  • MIT

sdram-fpga

Um núcleo FPGA para um controlador SDRAM simples.
  • 96
  • MIT

deniser

Substituição do chip Amiga Denise.
  • 82

dvb_fpga

Implementação RTL de componentes para DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Módulo de hardware de função física não clonável (PUF) independente de tecnologia para qualquer FPGA.
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Demonstrações gráficas.
  • 77

AXI4

Componentes de verificação AXI4 Full, Lite e AxiStream. Componentes de verificação de mestre, respondedor e memória da interface AXI4. Componentes de verificação do transmissor e do receptor AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Um gerador de números aleatórios verdadeiro minúsculo e independente de plataforma para qualquer FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Um núcleo FFT de streaming altamente otimizado baseado no algoritmo FFT grande de 4 etapas de Bailey.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Controlador UART simples para FPGA escrito em VHDL.
  • 69
  • MIT

CoPro6502

Implementações FPGA de processadores BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Um computador (FPGA SoC) baseado na CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

Projeto FPGA de uma Rede Neural para Detecção de Cores.
  • 44
  • MIT

catapult-v3-smartnic-re

Documentando as placas Catapult v3 SmartNIC FPGA (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Porta do Apple2fpga de Stephen A. Edwards para PYNQ-Z1 (Xilinx Zynq FPGA), para emular um Apple II+.
  • 40

Apple-II_MiSTer

Apple II+ para MiSTer.
  • 40

neorv32-setups

📁 Projetos NEORV32 e configurações exemplares para vários FPGAs, placas e toolchains (código aberto).
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Biblioteca de ponto flutuante IEEE 754 em system-verilog e vhdl (por taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Uma variante altamente configurável e compacta do núcleo do processador ZPU.
  • 32

bonfire-cpu

Implementação RISC-V (RV32IM) otimizada por FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Movido para: https://github.com/MiSTer-devel/C128_MiSTer] (por eriks5).
  • 30

a2i

O núcleo A2I foi usado como processador de uso geral para BlueGene/Q, o sucessor dos supercomputadores BlueGene/L e BlueGene/P (da OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Aprenda sobre processamento de imagem com um FPGA. As aulas em vídeo explicam o algoritmo e a implementação da detecção de faixa para direção automotiva. O hardware real está disponível como um laboratório remoto.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Teste de estresse FPGA independente de tecnologia: utilização lógica máxima e alto consumo dinâmico de energia.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Testes para avaliar o suporte dos recursos VHDL 2008 e VHDL 2019.
  • 24
  • Apache License 2.0