Bibliotecas escritas em Verilog

ice-chips-verilog

IceChips é uma biblioteca de todos os dispositivos lógicos discretos comuns em Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Documentos, design, firmware e software para o Haasoscope.
  • 104
  • MIT

cpus-caddr

Máquina lisp MIT CADR baseada em FPGA - reescrita em verilog moderno - inicializa e executa.
  • 99

riscv-ocelot

Ocelot: a máquina fora de ordem de Berkeley com suporte V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

Cubo de LED 64x64 baseado na placa de driver de LED Colorlight 5a-75B.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy para MiSTer.
  • 89

sdspi

Controlador SD-Card, usando uma interface SPI que é (opcionalmente) compartilhada.
  • 88

OpenSERDES

Arquitetura sintetizável digitalmente para SerDes usando a tecnologia Skywater Open PDK 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Implementação Verilog de um núcleo RISC-V (por ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Um Ray-Tracer em tempo real de hardware completo (por tomverbeure).
  • 76

freepdk-45nm

Kit de design ASIC para FreePDK45 + Nangate para uso com mflowgen.
  • 76

dpll

Uma coleção de projetos relacionados a loop bloqueado de fase (PLL).
  • 76

xenowing

"O que vem a seguir? Super Mario 128? Na verdade, é isso que eu quero fazer.".
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Projeto de referência para Lattice ECP5 FPGA. Com interface Raspberry Pi e 6 PMODs.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Um osciloscópio controlado por wishbone para FPGAs.
  • 65

panologic

Informações de engenharia reversa do PanoLogic Zero Client G1.
  • 64

Hazard3

Processador RV32IMACZb* de 3 estágios com depuração.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

65C02 microprocessador em verilog, tamanho pequeno, contagem de ciclos reduzida, interface assíncrona.
  • 58

MegaCD_MiSTer

Mega CD para MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Núcleo do processador Fraunhofer IMS. RISC-V ISA (RV32IM) com periperals adicionais para aplicações AI incorporadas e sensores inteligentes.
  • 57
  • GNU General Public License v3.0

qspiflash

Um conjunto de controladores de Flash SPI controlados por Wishbone.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

Substituição CPLD para A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Infraestrutura aberta de portabilidade de componentes.
  • 54
  • GNU General Public License v3.0

riscv-formal

Estrutura de verificação formal RISC-V (por YosysHQ).
  • 54
  • ISC

spam-1

Implementação de hardware de CPU de 8 bits Home Brew, incluindo uma simulação Verilog, um montador, um compilador "C" e este repositório também contém minha pesquisa e aprendizado. Veja também o projeto Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Meus projetos concluídos do livro "FPGA Prototyping by Verilog Example" de Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Porta do relógio Amiga para interface Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Demo SoC para SiliconCompiler..
  • 44