Bibliotecas escritas em Verilog

picorv32

PicoRV32 - Uma CPU RISC-V com tamanho otimizado.
  • 2.5k
  • ISC

darkriscv

Núcleo de cpu openouce RISC-V implementado em Verilog do zero em uma noite!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Componentes Verilog Ethernet para implementação de FPGA.
  • 1.6k
  • MIT

corundum

NIC baseada em FPGA de código aberto e plataforma para computação em rede.
  • 1.2k
  • GNU General Public License v3.0

hdl

Bibliotecas e projetos HDL.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Um núcleo flexível de CPU RISC pequeno e leve.
  • 1.1k

serv

SERV - A CPU SErial RISC-V.
  • 1.1k
  • ISC

verilog-axi

Componentes Verilog AXI para implementação de FPGA.
  • 992
  • MIT

oh

Biblioteca Verilog para designers ASIC e FPGA (por aolofsson).
  • 971
  • MIT

OpenROAD

Aplicativo unificado do OpenROAD implementando um fluxo RTL para GDS. Documentação em https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

O repositório de drivers de hardware USRP™.
  • 821
  • GNU General Public License v3.0

riscv

Núcleo de CPU RISC-V (RV32IM) (por ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Componentes expressos Verilog PCI.
  • 713
  • MIT

open-fpga-verilog-tutorial

Aprenda a projetar sistemas digitais e sintetizá-los em um FPGA usando apenas ferramentas de código aberto.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Ecossistema de código aberto para placas FPGA abertas.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Um gerador de IP FPGA de código aberto (por lnis-uofu).
  • 607
  • MIT

biriscv

CPU Superescalar RISC-V de 32 bits.
  • 598
  • Apache License 2.0

microwatt

Um minúsculo softcore Open POWER ISA escrito em VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Arquivos de origem e documentação para o projeto de câmera industrial USB C, este repositório contém placas PCB, FPGA, câmera e USB junto com o firmware FPGA e a fonte do firmware do controlador USB.
  • 553

riscv_vhdl

Implementação System-on-Chip RISC-V portátil: RTL, depurador e simuladores.
  • 519
  • Apache License 2.0

riscv-formal

Estrutura de verificação formal RISC-V.
  • 489
  • ISC

OpenTimer

Uma ferramenta de análise de tempo de alto desempenho para sistemas VLSI.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! CPU RISC-V (por MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Quer um processador de ML mais rápido? Faça Você Mesmo! -- Uma estrutura para brincar com opcodes personalizados para acelerar o TensorFlow Lite para microcontroladores (TFLM)...... Tutorial online: https://google.github.io/CFU-Playground/ Para documentos de referência, consulte o link abaixo..
  • 393
  • Apache License 2.0

litepcie

Ocupa pouco espaço e núcleo PCIe configurável.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: Uma biblioteca de modelos padrão para SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Pontes de ônibus e outras bugigangas.
  • 368

convolution_network_on_FPGA

Aceleração CNN em virtex-7 FPGA com verilog HDL.
  • 345