Bibliotecas escritas em Verilog
darkriscv
Núcleo de cpu openouce RISC-V implementado em Verilog do zero em uma noite!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
NIC baseada em FPGA de código aberto e plataforma para computação em rede.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Aplicativo unificado do OpenROAD implementando um fluxo RTL para GDS. Documentação em https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Aprenda a projetar sistemas digitais e sintetizá-los em um FPGA usando apenas ferramentas de código aberto.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Ecossistema de código aberto para placas FPGA abertas.
- 650
- GNU General Public License v3.0 only
microwatt
Um minúsculo softcore Open POWER ISA escrito em VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Arquivos de origem e documentação para o projeto de câmera industrial USB C, este repositório contém placas PCB, FPGA, câmera e USB junto com o firmware FPGA e a fonte do firmware do controlador USB.
- 553
riscv_vhdl
Implementação System-on-Chip RISC-V portátil: RTL, depurador e simuladores.
- 519
- Apache License 2.0
OpenTimer
Uma ferramenta de análise de tempo de alto desempenho para sistemas VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Quer um processador de ML mais rápido? Faça Você Mesmo! -- Uma estrutura para brincar com opcodes personalizados para acelerar o TensorFlow Lite para microcontroladores (TFLM)...... Tutorial online: https://google.github.io/CFU-Playground/ Para documentos de referência, consulte o link abaixo..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Uma biblioteca de modelos padrão para SystemVerilog.
- 369
- GNU General Public License v3.0