Bibliotecas escritas em SystemVerilog
cva6
O CORE-V CVA6 é uma CPU RISC-V de 6 estágios de classe de aplicativo capaz de inicializar o Linux.
- 1.8k
- GNU General Public License v3.0
ibex
Ibex é um pequeno núcleo de CPU RISC-V de 32 bits, anteriormente conhecido como zero-riscy.
- 1.0k
- Apache License 2.0
cv32e40p
CV32E40P é uma CPU RISC-V RV32IMFCXpulp de 4 estágios em ordem baseada no RI5CY da plataforma PULP.
- 739
- GNU General Public License v3.0
axi
Módulos IP sintetizáveis AXI SystemVerilog e infraestrutura de verificação para comunicação on-chip de alto desempenho.
- 737
- GNU General Public License v3.0
scr1
SCR1 é um núcleo RISC-V MCU de código aberto de alta qualidade em Verilog.
- 672
- GNU General Public License v3.0
lowrisc-chip
O repositório raiz para projetos lowRISC e demonstrações de FPGA.
- 554
- GNU General Public License v3.0
pcileech-fpga
Módulos FPGA usados em conjunto com o software de ataque PCILeech Direct Memory Access (DMA).
- 426
projf-explore
O Projeto F dá vida aos FPGAs com designs de código aberto empolgantes nos quais você pode construir.
- 423
- MIT
black-parrot
Um multicore RISC-V compatível com Linux para e pelo mundo.
- 423
- BSD 3-clause "New" or "Revised"
pulpissimo
Este é o projeto de topo da Plataforma PULPissimo. Ele instancia um sistema de código aberto PULPissimo com um domínio PULP SoC, mas sem cluster.
- 305
- GNU General Public License v3.0
cvfpu
Unidade de ponto flutuante paramétrica com suporte para formatos e operações RISC-V padrão, bem como formatos de transprecisão.
- 288
- Apache License 2.0
Coyote
Estrutura que fornece abstrações de sistema operacional e uma variedade de redes compartilhadas (RDMA, TCP/IP) e serviços de memória para plataformas heterogêneas modernas comuns. (por fpgasystems).
- 124
- MIT
eurorack-pmod
Hardware e gateware para começar a síntese de áudio baseada em FPGA com ferramentas de código aberto.
- 113
- GNU General Public License v3.0
ravenoc
RaveNoC é um HDL NoC (Network-On-Chip) configurável adequado para MPSoCs e diferentes aplicações MP.
- 95
- MIT
analogue-pocket-utils
Coleção de IP e informações sobre como desenvolver para openFPGA e Analogue Pocket.
- 71
- MIT
BrianHG-DDR3-Controller
Controlador DDR3 v1.60, 16 portas de leitura/gravação, larguras configuráveis, prioridade, tamanho de rajada automática e cache em cada porta. Controlador de vídeo multijanela VGA/HDMI com camadas combinadas alfa. Documentos e TBs incluídos..
- 50